등속제어에서의 리플 신호는 모터의 내부 구조와 외부구조 모두의 요인으로 나타난다. 외부적 요인으로는 조립불량이나 무게 중심의 편차등의 요인이 있으며, 내부적 요인으로는 모터 내의 고정자와 이동자에 의해 발생하는 코깅 토크와 전류에 의한 자기장이 영구자석에 영향을 끼쳐 발생하는 추력 리플이 있다. 이러한 전기적인 토크 리플을 BLDC모터를 예로 들어 수식적으로 다음과 같이 표현할 수 있다.¹²

토크 T는 u, v, w각 상의 전류 I와 자속밀도 S 및 토크상수 K_t의 곱으로 표현된다. 여기서 자속밀도 S는 시스템이 n개의 Pole Pair를 가지고 이상적일 경우 다음과 같이 정의되며 전류 I는 키르히호프의 전류 법칙에 의해 다음 식(3)이 성립된다.

이를 통해 도출된 토크 리플은 다음과 같이 표현된다.

여기에 각 상의 전류 I에 오프셋 δ_a, δ_b가 존재한다고 가정하면,

위와 같이 표현되며 여기서 A = B ≠ 0, δ_a ≠ 0, δ_b ≠ 0이라 가정할 때, 이를 토대로 식(4)을 다시 도출하면,¹²

식(6)과 같이 나타낼 수 있으며, 이를 통해 토크 리플이 정현파들의 합인 주기함수로 나오는 것을 확인할 수 있으며, 토크 리플과 속도 리플은 적분관계에 있으므로 결과적으로 속도 리플도 마찬가지로 주기함수로 모델링 될 수 있다. 또한 내부적인 요인 이외에도 모터가 부착된 기구들에서 발생하는 진동이나 회전하는 물체의 무게중심 불일치 등으로 생기는 외부 진동과 같이 주변의 환경변화로 인한 외란으로 토크 리플이 발생하며, 이렇게 주기적인 외부요인으로 발생한 리플 신호도 내부요인과 마찬가지로 정현파 주파수 신호로 나타낼 수 있다. 일반적으로 토크 및 속도 리플은 단일 주파수가 아닌 여러 개의 하모닉스의 시리즈의 복합 주파수로 나타나며 다음과 같이 표현된다.¹³

피드포워드 제어는 에러가 발생해야 출력을 발생시키는 피드백 제어기와는 달리, 시스템의 모델을 이용하여 원하는 출력이 나오도록 미리 입력을 넣어주므로, 시간지연에 따른 에러를 최소화할 수 있는 방법이다. Fig. 1과 같이 서보 시스템에서는 주로 목표궤적의 빠른 추종을 위하여 피드포워드 제어기가 주로 사용된다.

Fig. 1 
Motor feedforward control

속도 리플의 제거에 있어서도 시간지연의 영향을 최소화 하기 위하여 피드포워드 보상 방식을 사용하여야 하는데, 만약 일반적인 고정형 피드포워드 제어기를 사용하게 되면, 변하지 않는 일정한 형태의 속도 리플의 경우에는 에러의 감소효과를 볼 수 있으나, 실제 현장에서 발생하는 리플은 Fig. 2과 같이 리플의 위상이 시간에 따라 조금씩 흐르며 변화하는 경우가 대부분이며, 이러한 경우 그래프의 약 0.1초의 구간에서 볼 수 있듯이, 보상신호와 리플신호의 위상 차이가 180°로 반대되면 오히려 리플을 두 배로 증폭시키기 때문에 시스템의 안정성의 문제를 야기할 수 있다.

Fig. 2 
Velocity ripple feedforward control

발생하는 속도 리플의 주파수가 피드백 제어 밴드폭 안에 있더라도, Fig. 3의 위상 선도에서 볼 수 있는 위상지연 때문에 피드백제어만으로는 리플의 보상이 깨끗하게 이루어지지 못한다. 그래서 속도 리플의 보정 출력은 대부분 피드포워드를 사용하여 보정할 수 밖에 없는데 실제 상황에서 발생하는 리플은 상기한 것처럼 시간에 따라 조금씩 흐르거나 주파수의 미세한 변동을 동반하는 경우가 대부분이다.

Fig. 3 
Motor feedback control Bode diagram

기존의 연구에서는 발생하는 리플이 고정되어 주파수 및 위상을 정확히 측정할 수 있는 경우에 한하여 많이 연구되었는데, 실제 상황에서의 속도리플은 미세하게 위상의 변화가 발생하는 경우가 대부분이어서 기존의 알고리듬은 적용될 수 있는 대상이 매우 제한되었다.

본 연구에서는 별도의 센서를 사용하지 않고 속도제어에 사용되는 단순 속도 측정신호만을 사용하여 속도 리플의 위상변화 및 드리프트를 실시간으로 추적하여 보정할 수 있는 새로운 형식의 위상 보정기(Phase Compensator) 가 추가된 능동형 피드포워드 방식의 속도 리플 제어기를 개발하였다. 본 연구에서 제안된 알고 리듬은 속도 리플의 원인과는 상관없이 최종단계에서 발생하는 속도 리플에 대하여 범용으로 사용이 가능하므로 실용성이 매우 높으며, 상품화된 모션 전용 제어기의 라이브러리로 실장이 가능하다.

제안된 속도 리플 제어기 VRAC (Velocity Ripple Active Controller)는 첫째로 속도 리플을 추출하는 하는 단계, 둘째로 추출된 주파수의 리플신호의 위상변화를 알아내는 단계, 마지막으로 보상 신호의 위상차를 보정하여 최종 보상신호로 출력하는 단계로 구성되어 있다.

속도 리플 추출단계에서는 사전에 Fig. 4와 같이 FFT 분석을 거쳐서 가장 큰 영향을 미치는 핵심 리플주파수를 알아내고, 밴드패스 필터를 사용하여 레퍼런스 속도를 제외한 리플을 실시간으로 추출한다. 이렇게 추출되어진 주파수로부터 시스템으로 입력 되어질 보상 신호의 진폭을 알아내며, 이를 토대로 리플 보상 신호를 생성한다. 속도 리플은 이 필터를 거쳐 DC 성분이 제거된 핵심 주파수에 해당하는 값만 추출되며 이는 리플 신호와 보상 신호 사이의 위상차를 추적하기 위해 다음 단계인 위상 보정기(Phase Compensator)에 입력된다.

Fig. 4 
FFT analysis of velocity ripple

실제의 속도 리플은 수시로 위상과 주파수가 조금씩 변화하므로, 이를 보정해 주지 못하면 지속적으로 누적 오차가 발생하게 된다. 만약 발생하는 속도 리플의 위상이 드리프트하여 보상신호의 기준 위상과 반대가 되면 오히려 속도 리플을 더 크게 만들게 된다. 따라서 실시간으로 매 주기마다 두 신호 사이의 위상차를 판별하고 보정해주는 것이 위상 보정기(Phase Compensator)이다.

이 모듈에서는 Fig. 5에서 보는 것처럼 속도 리플 추출기(Velocity Ripple Extractor)에서 밴드패스 필터를 거친 핵심 주파수에 해당하는 속도 리플을 동기화 적분기(Synchronized Integrator)를 통해 보상 신호와 리플 신호 사이의 위상차를 판별하며, PI제어기로 이루어진 보정 게인(Correction Gain)을 통해 위상 보정 신호를 출력한다. 출력된 보정 신호는 VRAC의 마지막 단계인 위상 시프터(Phase Shifter)에 입력된다.

Fig. 5 
Block diagram of phase compensator

3.3.1 동기화 적분기(Synchronized Integrator)

정속구동 중에 발생하는 리플을 보상신호가 위상차이 없이 피드포워드로 잘 제어하고 있을 때는 속도 리플이 발생하지 않는다. 하지만 시간이 지남에 따라 리플의 위상변화가 생기기 시작하면 위상차의 방향과 크기의 변화를 즉각적으로 계산하여 보상신호를 조정해 주어야 하는데, 제어를 하고 있는 상황에서는, 틀어지기 시작한 리플의 측정값이 매우 작으며 신호자체에 많은 고조파 및 노이즈가 섞여 있어서 위상값의 변화를 정확하게 계산하는 것이 쉽지 않다.

본 연구에서는 많은 시뮬레이션과 실험을 거쳐서 실시간으로 제어상태에서 속도 리플의 위상값의 변화를 추출해 낼 수 있는 특별한 적분기 형태의 알고리듬을 개발하였다. 동기화 적분기(Synchronized Integrator)라 부르는 이 적분기는 주기신호로 표현되는 리플신호와 보상신호 차이 값을 매 주기마다 특별한 방법으로 적분하여 위상차를 알아내도록 설계되었다.

리플신호와 보상신호 사이에서 위상차가 발생하면 이는 특정 각도를 기준으로 ±90도 간격으로 부호가 바뀌게 된다. 이러한 관계로 동기화 적분기의 적분구간은 동기화 기준 위상각으로부터 ±90도로 설정해야 하며 동기화 기준 위상각은 다음과 같은 방법으로 계산한다. 최초 보상신호가 출력되는 시점을 기준으로 리플과 보상신호의 오차를 적분하면 다음과 같다. p는 기준 위상각, α는 위상차를 나타낸다.

식(8)의 기본적인 출력이 정현파를 기반으로 하므로 전체 주기를 그냥 적분해서는 에러 증감에 따른 위상변화의 부호를 알아낼 수 없다. 따라서 본 연구에서 개발된 동기화 적분기에서는 위상차이에 따른 함수의 결과가 단조함수가 되는 특정 구간만을 추출하여 적분하여 한 주기내의 일정 영역 안에서 에러함수의 증분과 위상의 선행과 지연사이의 관계식을 도출해 내었다.

y=∫pp+π2sin⁡θ-sin⁡θ+αdθ=-cos⁡θpp+π2+-cos⁡θ+αpp+π2=-cos⁡p+π2+cos⁡p+cos⁡p+π2+α-cos⁡p+α=sin⁡p+cos⁡p-sin⁡p+α-cos⁡p+α=2sin⁡p+π4-2sin⁡p+π4+α

(8)

위 결과가 단조함수가 되기 위해서는 미분한 결과가 단조 증가의 경우 0보다 크거나 같고 단조 감소의 경우 0보다 작거나 같은 기준 위상각 p를 구하면 된다. 기울기를 계산하기 위하여 식(8)을 미분하면 다음과 같다.

y'=2cos⁡p+π4-2cos⁡p+π4+α=22sin⁡p+π4+α2sin⁡α2

(9)

위 결과가 단조 증가로 가정하는 경우 식(9) 결과가 0보다 커야하므로,

sin⁡p+π4+α2≥0 and sin⁡α2≥0

(10)

sin⁡p+π4+α2≤0 and sin⁡α2≤0

(11)

식(10), 식(11)과 같이 정리할 수 있으며 식(10)이 0 ≤ α/2 ≤ π와 같은 조건을 가질 때,

0≤p+π4+α2≤π

(12)

기준 위상각 p의 범위는 식(12)와 같고,

-π4≤p≤3π4, ∵α=0-5π4≤p≤-π4, ∵α=2π

(13)

각 α의 조건에 따른 p의 범위는 식(13)과 같이 구할 수 있다.

마찬가지로 식(11)이 π ≤ α/2 ≤ 2π일 때,

π≤p+π4+α2≤2π

(14)

기준 위상각의 범위는 식(14)와 같이 나타나며,

-π4≤p≤3π4, ∵α=2π-5π4≤p≤-π4, ∵α=4π

(15)

위와 같이 정리할 수 있다.

또한 단조 감소로 가정하는 경우, 식(9)의 결과가 0보다 작아야 하므로,

sin⁡p+π4+α2≥0 and sin⁡α2≤0

(16)

sin⁡p+π4+α2≤0 and sin⁡α2≥0

(17)

식(16), 식(17)과 같이 정리할 수 있으며 식(16)이 π ≤ α/2 ≤ 2π와 같은 조건을 가질 때 기준 위상각 p의 범위는 식(12)와 같으며,

-5π4≤p≤-π4,∵α=2π -9π4≤p≤-5π4,∵α=4π

(18)

각 α의 조건에 따른 p의 범위는 식(18)과 같이 구할 수 있다.

그리고 식(17)이 0 ≤ α/2 ≤ π일 때, 기준 위상각의 범위는 식(14)와 같이 나타나며,

3π4≤p≤7π4, ∵α=0 -π4≤p≤3π4,∵α=2π

(19)

위와 같이 정리할 수 있다.

단조 증가 또는 감소함수의 조건에서 p가 0보다 크기 때문에 단조증가 시 상기 식들을 만족하는 p는 3π/4로 구해지며 이를 적용하여 식(8)을 다시 계산하면 다음과 같다.

y=∫3π43π4+π2sin⁡θ-sin⁡θ+αdθ=2sin⁡π-2sin⁡π+α=-2sin⁡π+α

(20)

위에서 계산된 결과, 기준 위상각 p가 3π/4이고, −π/2 ≤ α ≤ π/2일 때, 단조 증가 함수를 보이는 것을 알 수 있으며, 식(20)을 이용하여 실시간으로 리플신호 및 보상신호 사이의 차이를 수치적분하고 아크사인 함수를 사용하면 Fig. 6과 같이 현재 출력되고 있는 보상신호와 리플 신호의 위상차이와 앞섬 또는 뒤쳐짐을 실시간으로 계산할 수 있다.

Fig. 6 
Integration of difference in value between two signals

최종적으로 위상 이동기는 이전단계를 거치며 얻은 핵심 주파수에 해당하는 리플 신호의 정보들을 토대로 속도 리플 보상 신호를 생성한다.

FFT 분석으로 얻은 리플 데이터를 토대로, 실제 장비를 구동하며 리플 크기가 최소화되는 보상 신호 진폭 데이터 및 시스템과 제어기에서 발생하는 지연시간을 사전에 측정하여 리플 신호와 180°로 반대되는 위상을 가지도록 하는 보정 값을 가지고 만들어진 출력 신호는 위상 보정기(Phase Compensator)에서 만들어진 위상차 보정 신호와 함께 위상 시프터(Phase Shifter)로 입력된다.

이 곳에서는 보상 신호가 다음 주기 때 변화된 리플 신호를 추적할 수 있도록 입력된 두 신호의 보정 작업을 진행하여 최종적인 속도 리플 보상 피드포워드 신호를 생성한다. Fig. 7에는 전체적인 시스템의 흐름에 대한 블록선도가 나와있으며 VRAC은 기존의 다른 피드포워드 제어기와 함께 적용 가능하다.

Fig. 7 
Block diagram of velocity ripple active controller

제안된 속도리플 제어기 VRAC (Velocity Ripple Active Controller)의 성능 평가를 위해서 Fig. 8과 같은 테스트용 단축 스테이지를 구성하였다. 이는 미동과 조동 스테이지가 적층형 마스터-슬레이브 방식으로 결합된 듀얼 스테이지이다. 미동과 조동 스테이지는 각각 보이스코일 모터와 리니어 모터가 사용되었으며 제어기는 TI사의 TMS320F28335 DSP를 MCU로 사용하였다. 제어 주파수는 4 kHz이고, 스테이지 위치를 측정하기 위한 갭센서와 절대 위치 엔코더가 부착되어 있다.

Fig. 8 
Test equipment system

실험은 제안된 속도 리플 제어기를 적용하여 장비에서 발생하는 리플의 저감되는 정도를 측정 및 비교하기 위해 실행되었다.

4.1.1 마스터 - 슬레이브 구동

실험 스테이지는 마스터-슬레이브 방식으로 구동하며 이는 듀얼 스테이지 제어방법 중 한가지로, 미동 스테이지가 마스터, 조동 스테이지가 슬레이브가 되어 마스터가 움직일 때 발생하는 갭(Gap)을 항상 일정한 값으로 유지하려는 방향으로 슬레이브가 구동한다. 이는 결과적으로 두 스테이지가 단일 스테이지처럼 구동할 수 있게 해 주며, 각각의 스테이지는 Fig. 9와 같이 구성하였다.

Fig. 9 
Master-Slave principle dual stage

상기한 실험용 스테이지에서, 실제상황과 유사하게 핵심 주파수로부터 약 ±1 Hz로 변화하는 40 Hz 주파수의 속도 리플이 발생하는 경우에 대하여 단순 피드포워드 제어기와 본 연구에서 제안한 알고리듬의 비교실험을 진행하였다.

제어기의 속도 리플 추출기에 사용된 밴드패스필터는 2차 Butterworth 필터가 사용되었으며, 필터의 컷오프 주파수는 37 - 43 Hz이다. Fig. 10은 속도 리플 추출기에서 FFT 분석한 결과이며 이를 통해 40 Hz가 핵심이 되는 주파수임을 알 수 있었으며, Fig. 11은 실제 최종 리플 보상 신호의 일부분을 확대한 그림이다. 위의 그래프에서는 보상 신호가 리플 신호보다 25° 위상이 더 늦는 상황이며, 이를 토대로 다음 주기의 보상 신호 위상을 당겨서 보정하는 모습을 확인할 수 있다. 또한 Fig. 11 아래의 그래프에서는 반대로 보상 신호가 리플 신호보다 10° 위상이 더 빠르기 때문에 리플 보상신호가 느려지는 방향으로 보정되는 것을 확인할 수 있다.

Fig. 10 
The FFT result in 40 Hz velocity ripple

Fig. 11 
Velocity ripple compensation signal one part

Fig. 12는 40 Hz의 속도 리플이 발생할 때의 리플 Raw 신호와 피드포워드 형태의 제어기를 적용 했을 때, 그리고 개발된 속도리플 제어기 VRAC (Velocity Ripple Active Controller)을 적용했을 때의 실험 결과 그래프를 각각 도시한 것이다. 단순히 고정된 피드포워드 형태로 리플 보상이 이루어지는 경우, 시작 부분에서는 리플 저감이 대체로 잘 이루어지나 등속 구간이 길어질수록 누적오차가 발생하여 리플 신호가 오히려 더 커지는 상황이 발생했다. 반면에 개발된 제어기를 적용했을 때에는 리플 신호의 위상변화를 능동적으로 추적하여 보상하는 모습을 보였다.

Fig. 12 
40 Hz velocity ripple compensation result

Fig. 13과 Table 1에는 위의 실험에 추가로 30 Hz와 50 Hz 실험을 진행했을 때의 결과를 MSD (Moving Standard Deviation)로 나타낸 값이 나와있다. 30 Hz, 40 Hz, 50 Hz의 속도 리플을 각각 단순 피드포워드로 보상했을 때 평균적으로 25% 정도 리플이 더 커지는 반면 개발된 제어기로 보상했을 때 리플이 평균적으로 69%정도 크게 감소되는 것을 확인할 수 있다.

Fig. 13 
MSD comparison in variable frequency velocity ripple